{"id":1823,"date":"2012-10-17T15:07:42","date_gmt":"2012-10-17T18:07:42","guid":{"rendered":"http:\/\/www.radians.com.ar\/blog\/?p=1823"},"modified":"2012-10-17T15:07:43","modified_gmt":"2012-10-17T18:07:43","slug":"hyper-v-en-windows-8-y-el-tema-del-slat-que-es-eso-y-como-nos-afecta","status":"publish","type":"post","link":"https:\/\/www.radians.com.ar\/blog\/?p=1823","title":{"rendered":"Hyper-V en Windows 8 y el tema del SLAT. Que es eso y como nos afecta?"},"content":{"rendered":"

\"intel_vs_amd1\"<\/a>Como vimos en notas anteriores Windows 8 trae Hyper-V, pero para que funcione en nuestro equipo debemos tener uno que soporte Second Level Address Translation (SLAT). Ahora que es esto y como nos afecta? a mi mucho ya que mi equipo no lo soporta, entonces no puedo utilizar Hyper-V.<\/font><\/p>\n

Second Level Address Translation (SLAT), es una tecnolog\u00eda introducida tanto en los procesadores de Intel como en los AMD. Ambas compa\u00f1\u00edas llaman a su versi\u00f3n con nombres diferentes, la versi\u00f3n de Intel se llama EPT(Extended Page Tables) y AMD llama a los suyos RVI (Rapid Virtualization Indexing). <\/font><\/p>\n

Intel present\u00f3 tablas extendidas de p\u00e1gina (EPT) en sus procesadores que fueron construidos con la arquitectura Nehalem, mientras que AMD s\u00f3lo introdujo RVI en su tercera generaci\u00f3n de procesadores Opteron.  Hyper-V utiliza esto para realizar una mayo gesti\u00f3n de las funciones de memoria y reducir los gastos generales de la traducci\u00f3n de las direcciones f\u00edsicas hu\u00e9spedes a direcciones f\u00edsicas.  Al hacer esto, el tiempo de CPU del Hypervisor se reduce significativamente, y m\u00e1s memoria se guarda para cada VM. <\/font><\/p>\n

B\u00e1sicamente, el procesador tiene una memoria intermedia de traducci\u00f3n de direcciones (TLB) que soporta la traducci\u00f3n de direcciones de memoria virtual a f\u00edsica. <\/font><\/p>\n

Un TLB es una cach\u00e9 en el procesador que contiene asignaciones usadas recientemente de la tabla de p\u00e1ginas. Cuando una traducci\u00f3n de una direccion virtual a f\u00edsica es requerida, la TLB comprueba su cach\u00e9 para determinar si contiene o no la informaci\u00f3n de asignaci\u00f3n. Si la TLB contiene una coincidencia, la direcci\u00f3n de memoria f\u00edsica es proporcionada y los datos son de accedidos. Si el TLB no contiene el registro, un error de p\u00e1gina se produce, y el Windows comprueba la tabla de p\u00e1ginas para la informaci\u00f3n de asignaci\u00f3n. Si Windows encuentra una correspondencia, se escribe en el TLB, la traducci\u00f3n de direcciones tiene lugar, y luego se accede a los datos. Debido a este buffer, la sobrecarga de lo hypervisors disminuye sustancialmente.<\/font><\/p>\n

Ahora como verificamos si efectivamente vamos a poder o no ejecutar HyperV en nuestros equipos? Bueno, la solucion es verificar con una utilidad de SysInternals, el CoreInfo si nuestro procesador nos permitira o no utilizarlo. <\/font><\/p>\n

Coreinfo es una utilidad de l\u00ednea de comandos que muestra la correspondencia entre procesadores l\u00f3gicos y el procesador f\u00edsico, el nodo NUMA, y el z\u00f3calo en el que residen, as\u00ed como la memoria cach\u00e9 asignado a cada procesador l\u00f3gico. Utiliza la funcion de Windows <\/font>GetLogicalProcessorInformation<\/font><\/a> para obtener esta informaci\u00f3n y lo imprime en la pantalla, lo que representa una asignaci\u00f3n a un procesador l\u00f3gico con un ejemplo asterisco ‘*’. Coreinfo es \u00fatil para hacerse una idea de la topolog\u00eda de procesador y memoria cach\u00e9 del sistema.<\/font><\/p>\n

La syntaxis es: <\/font><\/p>\n

coreinfo [-c] [-f] [-g] [-l] [-n] [-s] [-m] [-v]<\/font><\/strong><\/p>\n